设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 并行扰码资料

返回列表发新帖

查看: 4381|回复: 1

[求助] 并行扰码资料

发表于 2011-12-13 17:59:46 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 sdwsh 于 2011-12-15 12:46 编辑

哪位有并行扰码（parallel scramble）资料发给我一份，在此谢过！

相关帖子

回复

使用道具举报

发表于 2011-12-14 15:26:38 | 显示全部楼层

你自己用下一态，和本时态的变化多项式，就可以推算出并行绕码和串行绕码的关系的

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-25 09:33 , Processed in 0.016298 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表