设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › J.Bhasker Verilog HDL Synthesis a practical primer（ ...

1 2 345 / 5 页下一页

发新帖

楼主: mdy521

J.Bhasker Verilog HDL Synthesis a practical primer（pdf version)

发表于 2010-2-10 05:02:55 | 显示全部楼层

thank you very much

回复支持反对

发表于 2010-2-21 16:03:09 | 显示全部楼层

thansk a lot~~

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-2-21 21:53:11 | 显示全部楼层

thansk a lot~~

回复支持反对

发表于 2011-1-10 16:45:41 | 显示全部楼层

good book
thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-8-11 02:10:12 | 显示全部楼层

回复 3# mdy521

為何不壓縮成小點的檔案不必下載三次

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-10-15 15:51:03 | 显示全部楼层

正在学习，支持了~~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-10-15 15:55:14 | 显示全部楼层

http://inkfish.blog.51cto.com/2638433/524987

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2011-11-18 17:51:15 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2011-12-12 11:16:51 | 显示全部楼层

看看!

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-1-16 13:06:28 | 显示全部楼层

好书顶起！

回复支持反对

1 2 345 / 5 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-9 09:41 , Processed in 0.022043 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表