设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › J.Bhasker Verilog HDL Synthesis a practical primer（ ...

1 2 3 45 / 5 页

返回列表发新帖

楼主: mdy521

J.Bhasker Verilog HDL Synthesis a practical primer（pdf version)

发表于 2013-1-17 00:59:42 | 显示全部楼层

回复 1# mdy521

下来看看

回复支持反对

使用道具举报

发表于 2013-2-26 15:13:27 | 显示全部楼层

顶，感谢楼主无私奉献。

回复支持反对

使用道具举报

发表于 2013-7-6 22:58:00 | 显示全部楼层

回复 3# mdy521

kankankan

回复支持反对

使用道具举报

发表于 2014-10-27 10:24:34 | 显示全部楼层

回复 4# suiwinder

good books...

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2014-11-12 10:28:23 | 显示全部楼层

感谢楼主粉想

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2014-11-12 10:41:01 | 显示全部楼层

确实是很好的书，顶

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2014-11-12 18:25:19 | 显示全部楼层

收下了！！谢谢

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2014-11-12 21:30:02 | 显示全部楼层

謝謝!!!!!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

1 2 3 45 / 5 页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-10 23:50 , Processed in 0.017966 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表