在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 2177|回复: 3

[求助] 请问对于反向器为输出的pin怎样做老化?

[复制链接]
发表于 2011-11-25 10:05:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 xiaoyy 于 2011-11-25 10:08 编辑

是要将pin接gnd和vdd分开做么?

还有输入信号是pulse信号么?
还是接固定电位,当pmos导通时,将输出接gnd,
                      当nmos导通时,将输出接vdd?

或是其它方法?


请知道的帮帮忙啊
 楼主| 发表于 2011-11-27 22:26:41 | 显示全部楼层
期待你的回帖
发表于 2011-11-28 04:13:49 | 显示全部楼层
Depending on what type of burning-in test you are referring to. For OPL, you might need to feed in a system clock/vector for IC to work minimal function. Read JEDEC pub for more details.
 楼主| 发表于 2011-11-28 22:48:57 | 显示全部楼层
回复 3# Chilton


    Thank you for your help.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-1 13:10 , Processed in 0.021553 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表