急请求高手指点：verilog中if条件识别不了是什么原因？？？

jeamie

用测试文件仿真时，发现源程序代码中if后面的条件明明是满足的，可是仿真的结果显示的是程序并没有识别这个条件，感觉很奇怪啊！
接触verilog不久，老是遇到些奇怪的现象，估计是一些规则还没有掌握，还请路过的高手指点，不胜感激！
出错部分代码为：
if(b1==b2==0&a2==1&a1==0) begin
       dependa<=1;
       AO<=~AO;
       state<=edgecount;
      end
else
     if(a1==a2==1&b2==0&b1==1) begin
      dependb<=1;
      BO<=~BO;
      state<=edgecount;
     end
仿真波形如下：

程序的本意是：A和B信号边沿先到的那个对应的输出先翻转（AO为A对应的输出，BO为B对应的输出）。激励信号是A的边沿先到，理应AO先翻转，但是程序运行下来却是BO先翻转。

被这个问题困惑着，希望有高手能指点迷津。

waynor

&和&&搞错了吧

jeamie

我程序中有其他的条件也是用&，是可以识别的呢......

zzczx

要用& 就把 其它的条件表达式用（）括起来

jeamie

回复 4# zzczx


    您说的是这样的么：if((b1==b2==0)&(a2==1)&(a1==0))？

    试了一下，好像不是因为这个呢......

zzczx

为什么要写成 b1==b2 == 0

zzczx

写code 不要追求简洁， 而是尽量避免歧义
对不起，您两次发表间隔少于 45 秒，请不要灌水！
  b1 =1;b2 =0;
  $display(" %b",b1==b2==0);   ---得到1
  b1 =1;b2 =1;
  $display(" %b",b1==b2==0);  ---得到0
  b1 =0;b2 =0;
  $display(" %b",b1==b2==0);    ---得到0

zhang_fpga

你要表达的是逻辑与（&&）关系吧 这里你用了位&

xmffsf

顶7楼，而且注意一下&&是逻辑与，&是位与

qlengyu

a1,a2,b1,b2与输入信号A与B的关系是什么样的？
在仿真时，可以把这四个内部信号添加到波形界面，然后再比对一下程序中的判断条件，就会知道问题在哪的