关于MOS管源漏punch-through的问题

twci · 发表于 2012-8-16 16:27:10

学习我怎么觉得是gate bias越大punch through越不容易发生呢因为在drain端夹断 vds提高时夹断点往S端移动那么vds夹断电压与gate bias有关系就是饱和的判定条件vds>vgs-vth 所以gate bias大的话发生punch throngh 的vds大一些？求解释

flyawayfc · 发表于 2012-9-26 10:45:42

的确是这样，我用的65nm的MOS，VGS加到1.2V，cascode组态5V才击穿，估计VDS的击穿会在2V左右，沟长为60nm。其实analog的设计并非要用1.2V的supply，这些都是digital的标准。

ygchen2 · 发表于 2012-10-6 03:59:38

回复 9# semico_ljj

LDD，halo注入，沟道长度等都有关系，--工艺相关

我没有零钱 · 发表于 2022-9-14 10:41:18

学习了

[讨论] 关于MOS管源漏punch-through的问题