endcap cell ,tap cell ,decap cell 的功能及原理[已解决]

1127208631

如题，在40nm及以下的工艺中需要加endcap cell ,well tap cell ,那么请问它们到底起到什么作用，原理是什么呢？从而引申到decap cell 的功能及原理是什么？
各位前辈帮忙解答一下，非常感谢！

icfbicfb

一个一个来，

endcap主要加在block level的 row end（2边） 和上下各一row ， 已经memory 或者其他block的周围包边，看TSMC 40ISF 的介绍，讲了PSE ( poly space effect）和OSE （od space effect）造成的影响，
主要意思是不能让poly和OD周围太空，不对称，密度太低，因此通过加endcap（通常是FILLER2 ，FILLER1没有OD ，不行）来满足均匀的密度， 是的std cell 周围的环境一致，
一般来说对block level是 必须做的，因为在chip level来看必须是一致的密度，


welltap这个就是偏置nwell和psub ， 适应7-track等小std cell， 一般为50~60um一个半径
来加，棋盘式加入， 这个不是40nm的独有， 早在180nm的时候就有了，

decap 就是去耦啊，特殊的filler cell， 可以降低动态电压降， 满足一定的电容值，
gate array类型的decap（比如tsmc的GDCAP）还可以起到eco cell的作用，

40nm就是多了个endcap，  dfm更加重视些， 不能用FILLER1了，

snps_007

回复 2# icfbicfb


    我觉得版主说的有点不全面，ENDCAP是用于处理triple nwell的，不一定是指block level，对于多个nwell设计，因为阱电位可能不一致，需要确保每个nwell都是NWELL-enclosed，所以在row的end加上ENDCAP。
   对于TAP TIE单元也是需要根据库的类型来决定的，若是每个std cell本身都有阱接触则无需而外添加。TAP TIE单元的目的就是阱接触。

1127208631

回复 2# icfbicfb


    那tapcell 就是给std cell的nwell和substrate提供电源，对吧？
还有个问题，我看到有的document中说endcap cell用于电源分配.这个要怎么理解呢？

1127208631

回复 2# icfbicfb


    TSMC 40ISF ,ISF是什么？

icfbicfb

是tsmc 的推荐flow， integrated signoff flow，
你去问他们，肯定有的

主要是为了40nm推出来的， 65nm的不怎么用

icfbicfb

回复 4# 1127208631


    tap cell是给nwell和psub  正常的偏置电位，不是电源，
相当于加反向二极管，是为了避免latch-up击穿的问题，

有些工艺不需要这个，比如SOI ，彻底消除了latch-up，


endcap分布电源，这个不清楚，要看具体的语境的， 不同的意思

是不是decap？

icfbicfb

回复 3# snps_007


    谢谢你的补充，
我忘记了triple well主要是针对IBM/CP 工艺的吧， 是有个endcap，
加在row的两侧，而且必须row是偶数行，否则没法闭合，

这个隔离各个nwell的endcap和我讲的row end cap, 包边endcap是两码事，

都叫endcap，


tapless stdcell 在小工艺下更多些，主要是能做的小， 节省面积，

40nm下还有带tap的库么？ 我看到arm 12track 40nm的库都是tapeless的，要加tapcell，

lz1920

回复 8# icfbicfb


    ARM 12T 40nm的FILL1貌似是有OD的哦，不信你可以去看看，但是TSMC的没有，哈哈。

westpower

飘过～～～