Verilog中指定加法器、乘法器类型的方法以及Designware调用说明

yameide18 · 发表于 2013-3-2 23:20:36

不错。不过百度百科上有

jcchan · 发表于 2013-3-3 07:22:21

頂一下!感謝無私分享

weila9 · 发表于 2013-3-4 22:02:50

感谢楼主，很有帮助

zlhrsy · 发表于 2013-3-21 14:13:41

tks a lot

amir-vito · 发表于 2013-3-21 23:59:05

thabks

myselfyong · 发表于 2013-4-9 13:51:35

呵呵，不错。谢谢楼主！

tianshi0704 · 发表于 2013-4-10 10:32:36

拿下来了，慢慢看谢谢

RaxT · 发表于 2013-4-27 10:48:29

非常感谢，学习学习

朝敏1990 · 发表于 2013-5-20 10:19:44

十分感谢！

lengyueguxing · 发表于 2013-8-1 13:05:04

回复 1# dreamylife

kankan xiexie

[原创] Verilog中指定加法器、乘法器类型的方法以及Designware调用说明