在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: dreamylife

[原创] Verilog中指定加法器、乘法器类型的方法以及Designware调用说明

[复制链接]
发表于 2014-11-13 17:33:55 | 显示全部楼层
3q 楼主
发表于 2014-12-3 19:54:59 | 显示全部楼层
不错不错,哈哈
发表于 2015-1-26 02:44:33 | 显示全部楼层
Synopsys.DesignWare
发表于 2015-1-26 15:00:15 | 显示全部楼层
看看DW使用方法
发表于 2015-1-28 23:18:23 | 显示全部楼层
好东西!!
发表于 2015-3-17 15:52:56 | 显示全部楼层
正在做dc,
发表于 2015-4-8 19:43:39 | 显示全部楼层
good,3X
发表于 2015-4-9 09:06:24 | 显示全部楼层
看看呢
发表于 2015-5-13 17:15:48 | 显示全部楼层
感觉不错的学习资料
发表于 2015-5-23 12:18:47 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 01:57 , Processed in 0.022100 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表