设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog中指定加法器、乘法器类型的方法以及Designware ...
1 ...67891011121314... 16下一页
返回列表 发新帖
楼主: dreamylife

[原创] Verilog中指定加法器、乘法器类型的方法以及Designware调用说明

[复制链接]
liujunme
发表于 2014-11-13 17:33:55 | 显示全部楼层
3q 楼主
回复 支持 反对

使用道具 举报

发表于 2014-12-3 19:54:59 | 显示全部楼层
不错不错，哈哈
回复 支持 反对

使用道具 举报

ra3d
发表于 2015-1-26 02:44:33 | 显示全部楼层
Synopsys.DesignWare
回复 支持 反对

使用道具 举报

发表于 2015-1-26 15:00:15 | 显示全部楼层
看看DW使用方法
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2015-1-28 23:18:23 | 显示全部楼层
好东西！！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

ymftian
发表于 2015-3-17 15:52:56 | 显示全部楼层
正在做dc，
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2015-4-8 19:43:39 | 显示全部楼层
good，3X
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

you_238
发表于 2015-4-9 09:06:24 | 显示全部楼层
看看呢
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

lifes
发表于 2015-5-13 17:15:48 | 显示全部楼层
感觉不错的学习资料
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2015-5-23 12:18:47 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

下一页 »
1 ...67891011121314... 16下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-8 23:32 , Processed in 0.016864 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表