Verilog中指定加法器、乘法器类型的方法以及Designware调用说明

zhuzhiqi · 发表于 2016-4-6 18:06:42

学习一下！！

马工 · 发表于 2016-4-26 10:04:11

谢谢楼主

QQben · 发表于 2016-4-26 15:00:18

谢谢分享

w22903793 · 发表于 2016-6-16 19:33:42

不错！

07048097 · 发表于 2016-6-16 22:39:03

相当有帮助，平时很少涉及DC综合后查看具体使用什么底层单元电路的情况，这次稍微了解了，TKS

rfjungle · 发表于 2016-11-2 16:35:27

thanks!!!

mnkskimo · 发表于 2016-11-2 16:37:26

谢谢，楼主

我也要当学术帝 · 发表于 2016-11-7 19:24:04

刚好需要，支持一下~

易飞冲天 · 发表于 2016-11-10 18:50:39

谢谢楼主分享

gwbing · 发表于 2016-11-12 18:44:10

回复 1# dreamylife

thank u very much!!

[原创] Verilog中指定加法器、乘法器类型的方法以及Designware调用说明