在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3018|回复: 7

[求助] 求指导FPGA:这些木马门连接增加了这些结点上的容性负载

[复制链接]
发表于 2011-11-1 16:59:17 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 sara0830 于 2011-11-2 15:40 编辑

最近在看一篇关于硬件木马的论文,不懂啊不懂。关于 FPGA  和电容。。。神马关系,求指导。本人只做过 前端 代码设计。

具体实验是这个样子的:       在九个串联的非门组成的环形振荡器链的中间插入一段 电路 是不是就能 在这个节点产生一个额外的容性负载呢?。那么这个电路 可以是什么电路呢,怎么个 插入法?
 楼主| 发表于 2011-11-1 17:01:03 | 显示全部楼层
自己先顶
发表于 2011-11-1 22:17:39 | 显示全部楼层
因为FPGA芯片也是由cmos电路搭建而成的,。比如与非门就是有2个PMOS,2个NMOS构成,而非门就是有一个PMOS,一个NMOS构成,所以这样就在CMOS电路中有了寄生电容,就会导致了延迟等,这是我的理解,
 楼主| 发表于 2011-11-2 15:39:05 | 显示全部楼层
回复 3# shiyinjita


    谢楼上,我在九个串联的非门组成的环形振荡器链的中间插入一段 电路 是不是就能 在这个节点产生一个额外的容性负载呢?。那么这个电路 可以是什么电路呢,怎么个 插入法?
发表于 2011-11-2 16:40:02 | 显示全部楼层
回复 4# sara0830


    对不起啊 ,这个我没有考虑过,我想想啊,
 楼主| 发表于 2011-11-3 14:34:18 | 显示全部楼层
回复 5# shiyinjita


    不用 不好意思,你能回答我的问题  我就非常感恩了
发表于 2011-11-4 07:58:19 | 显示全部楼层
建议你看一本书CMOS电路设计 ,里面有一个章节关于数字电路的,
 楼主| 发表于 2011-11-4 13:55:37 | 显示全部楼层
回复 7# shiyinjita


    找来看看,谢楼上
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 16:36 , Processed in 0.026857 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表