在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lhrace

[原创] 关于FPGA同时使用时钟的上升沿和下降沿的问题

[复制链接]
发表于 2014-9-11 22:27:45 | 显示全部楼层
这个会报错的
发表于 2014-9-15 20:45:25 | 显示全部楼层
Execept special register, most of FPGA registers didn't support double edge sample. When you used two edges of same clock, it may lead to touch timing performance.
发表于 2014-9-17 15:11:59 | 显示全部楼层
回复 6# warmheard

第二种方法好像不能直接达到效果,这时候两个寄存器应该变成同时触发了;高速时第四个方法感觉可行,没试过。另外想问问,这个命题的意义是什么?
发表于 2014-9-18 19:34:59 | 显示全部楼层
回复 16# 子夜风尘


   QDR需要用MMCM或PLL产生一个180°相移的K K#,本质上还是用两个时钟
发表于 2014-10-2 21:04:31 | 显示全部楼层
怎么没看到主要内容呢
发表于 2014-10-3 20:32:25 | 显示全部楼层
我感觉是木有意义的,因为这种问题,最后都会归结到FPGA的结构还有综合软件的算法上。。。是随着工具变动的
发表于 2014-10-6 13:21:48 | 显示全部楼层




    同问,这样第三种方法为什么不行
发表于 2015-6-27 22:24:00 | 显示全部楼层
楼主,那关于第二种写法的解决办法是??
发表于 2015-6-28 09:15:59 | 显示全部楼层
又学习了新知识
发表于 2016-9-19 16:44:37 | 显示全部楼层
非常经典的讨论。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 21:56 , Processed in 0.021348 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表