在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6493|回复: 14

[求助] 求助vhdl+verdi混合仿真

[复制链接]
发表于 2011-10-20 21:03:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有高手能帮忙吗?由于外购了vhdl的ip,现在自己用verilog写了测试代码做仿真,用ncsim打印出fsdb波形,不知道如何用verdi工具打开代码并看到波形?现在用vericom和vhdlcom编译后verdi能看到混合代码,但是不能看到vhdl代码中信号的波形,这是什么原因?
发表于 2011-10-20 23:53:50 | 显示全部楼层
不懂啊……
发表于 2011-10-21 13:00:04 | 显示全部楼层
外购的IP是RTL代码还是网表?有没有for...generate类似的语句?
发表于 2011-10-21 18:12:18 | 显示全部楼层
能不能看到波形跟你的仿真有关,verdi能看到代码只表示verdi编译代码没有问题,至于你的仿真工具有没有dump出波形,跟verdi没有任何关系

看看dump波形时有没有将vhdl部分的波形dump出来,再看看仿真器是否支持VHDL dump
 楼主| 发表于 2011-10-21 20:36:02 | 显示全部楼层
回复 3# gaurson


   rtl代码和网表都有
 楼主| 发表于 2011-10-21 20:46:01 | 显示全部楼层
回复 4# warmheard


   我现在是用verilog写测试激励,调用vhdl rtl代码?在verilog激励里面加了这三句话,打印出vhdl波形还要加什么吗?
initial
begin
$fsdbDumpfile(abc_test.fsdb);
$fsdbDumpvars(0,abc_test);
$fsdbDumpflush;
end
 楼主| 发表于 2011-10-21 20:49:56 | 显示全部楼层
今天打开nWave里面添加信号的窗口只能看到abc_test(verilog代码)无法看到它下面的vhdl代码及vhdl代码的信号,是怎么回事》
 楼主| 发表于 2011-10-21 21:09:47 | 显示全部楼层
我现在是用verilog写测试激励abc_test.v,调用vhdl rtl代码abc.vhd及子模块?在verilog激励里面加了这三句话,打印出vhdl波形还要加什么吗?
initial
begin
$fsdbDumpfile("abc_test.fsdb");
$fsdbDumpvars(0,abc_test);
$fsdbDumpflush;
end
发表于 2011-10-22 01:08:36 | 显示全部楼层
用verdi打开fsdb文件,就是波形了。
verdi -ssf XXXXXX.fsdb
 楼主| 发表于 2011-10-22 14:51:56 | 显示全部楼层
回复 9# tiangua


    问题就是打开了,但是只能看到用verilog写的激励的波形,不能看到激励以下vhdl rtl代码的波形?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-7 22:09 , Processed in 0.038856 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表