clock gating 中的 latch 是否应该视为 clock tree leaf？

ic小顽童 · 发表于 2013-2-15 21:12:21

对于离散型clock gate， AND相当于是“Gate”，应该被thru

AveryYoung · 发表于 2013-2-16 00:02:53

本帖最后由 AveryYoung 于 2013-2-16 00:07 编辑

非integrated ICG时序检查是在AND的两个输入端，检查的是clk和latch后EN信号之间setup和hold检查。
其实就是检查AND门上的clk能不能和EN做与运算的时候没有glicth。
如果你用的latch是低电平transparent，那么一般容易满足hold slack为正（setup在离散ICG里面较容易满足）。

cts的时候为何要将clk穿过latch，我没太理解啊，楼主。

wuyan_2046 · 发表于 2013-6-28 15:38:19

学习了

gxlong · 发表于 2013-6-28 23:00:35

学习了

wangjian2013 · 发表于 2014-5-20 10:25:42

mark 一下

fangwang85 · 发表于 2015-1-22 21:18:38

谢谢分享学习了

[讨论] clock gating 中的 latch 是否应该视为 clock tree leaf？

站长推荐 /2