设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 大型RISC处理器设计-用描述语言Verilog设计VLSI芯片 ...

1 2 3 4 5 6 789 / 9 页下一页

发新帖

楼主: haosun86

[转贴] 大型RISC处理器设计-用描述语言Verilog设计VLSI芯片

发表于 2019-1-29 22:57:23 | 显示全部楼层

感谢楼主分享，正在找这个！

回复支持反对

发表于 2019-2-4 11:37:24 | 显示全部楼层

thx for sharing

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2019-2-23 14:58:03 | 显示全部楼层

Very thanks!

回复支持反对

发表于 2019-2-23 15:00:10 | 显示全部楼层

thanks!

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-1-14 17:41:05 | 显示全部楼层

这个资料没有描述清楚，建议删帖

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-1-14 18:49:25 | 显示全部楼层

谢谢楼主分享回复拿分

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-1-16 14:15:00 | 显示全部楼层

光盘

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-3-1 11:37:25 | 显示全部楼层

henhao

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2021-3-13 17:07:58 | 显示全部楼层

很棒

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2021-3-28 10:57:33 | 显示全部楼层

谢谢

回复支持反对

1 2 3 4 5 6 789 / 9 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-19 04:19 , Processed in 0.026534 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表