设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 大型RISC处理器设计-用描述语言Verilog设计VLSI芯片 ...

1 2 3 456 7 8 9 / 9 页下一页

发新帖

楼主: haosun86

[转贴] 大型RISC处理器设计-用描述语言Verilog设计VLSI芯片

发表于 2012-8-22 11:12:37 | 显示全部楼层

什么东东，看看！！！

回复支持反对

发表于 2012-8-22 11:24:02 | 显示全部楼层

好东西，谢谢了

回复支持反对

发表于 2012-8-26 09:20:30 | 显示全部楼层

下载看看先

回复支持反对

发表于 2012-9-9 12:21:49 | 显示全部楼层

好东西，找了好久了

回复支持反对

发表于 2012-9-21 16:47:33 | 显示全部楼层

回复 1# haosun86

thank very much

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2012-9-29 19:49:07 | 显示全部楼层

Thank you !

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-10-21 01:08:41 | 显示全部楼层

楼主好歹给点文字说明啊

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-8-25 21:50:53 | 显示全部楼层

多谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-9-11 02:07:22 | 显示全部楼层

感谢分享啊，好东西

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-9-20 17:56:24 | 显示全部楼层

非常不错

回复支持反对

1 2 3 456 7 8 9 / 9 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-19 04:19 , Processed in 0.021386 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表