在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 26655|回复: 88

[转贴] 大型RISC处理器设计-用描述语言Verilog设计VLSI芯片

[复制链接]
发表于 2011-10-3 23:38:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大型RISC处理器设计-用描述语言Verilog设计VLSI芯片

大型RISC处理器设计-用描述语言Verilog设计VLSI芯片.rar

859.59 KB, 下载次数: 1357 , 下载积分: 资产 -2 信元, 下载支出 2 信元

大型RISC处理器设计-用描述语言Verilog设计VLSI芯片

发表于 2011-10-4 14:44:50 | 显示全部楼层
什么东东,看看!!!
发表于 2011-10-4 20:18:28 | 显示全部楼层
多谢多谢
发表于 2011-10-9 22:32:25 | 显示全部楼层
连简单的介绍都没得。
发表于 2011-10-9 22:35:46 | 显示全部楼层
大哥,内容是怎么解压的啊?
发表于 2011-10-16 00:40:09 | 显示全部楼层
看看先
发表于 2011-10-16 10:35:36 | 显示全部楼层
神马???
发表于 2011-10-16 20:09:27 | 显示全部楼层
下载来看看
发表于 2011-10-17 17:10:58 | 显示全部楼层
什么东西啊 这是
发表于 2011-10-22 17:15:48 | 显示全部楼层
谢谢 好东西
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 04:30 , Processed in 0.038811 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表