在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2922|回复: 2

[求助] 后仿时出现的负沿检查是什么

[复制链接]
发表于 2011-9-17 00:57:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位,
      我在做后仿的时候,发现有一种检查是对negative timing check,不知道这是什么意思。我在查带有这种信息的标准库,发现其中一个系统函数$setuphold(),不知道它具体是如何检查setup和hold time的。请大家指教。
发表于 2011-9-19 08:40:44 | 显示全部楼层
setup的检查在时钟沿之前则为正,如果setup检查在时钟沿之后则为负;
hold的检查在时钟沿之后为正,如果hold检查在时钟沿之前则为负。
详细信息可以参考verilog文档或者仿真工具的手册。
发表于 2011-9-19 09:33:50 | 显示全部楼层
实际上都和timing check 有关,楼主可以先看看pt的概念!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-11 05:54 , Processed in 0.017464 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表