关于DFF内部结构

chengroc · 发表于 2011-9-14 15:57:52

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我一直以为库中DFF的结构都是双latch的结构，今看到tsmc库中寄存器的内部结构，第一级（在时钟上升沿采样D端数据，在高电平期间保持）不是latch，而是由mux组成的loop（时钟作为mux选择端，其中一个输入为D，另一个输入为mux的输出）。而后一级才是latch结构。
想问下，这两种结构有什么优缺点

icfbicfb · 发表于 2011-9-14 20:48:44

你是看schematic么，双latch 组成的flop是理论书上的结构，

具体的应用上是有可能改变些的，

1359784773 · 发表于 2011-9-15 22:24:49

是不是带扫描链的？

icfbicfb · 发表于 2011-9-16 16:33:49

有道理，可能是 Scan-D flop吧，

带mux 端的，

chengroc · 发表于 2011-9-19 14:52:29

不是带scan的寄存器

caolibing12 · 发表于 2012-1-12 16:03:41

用三态门结构的setup和hold时间更优越。

一目了然 · 发表于 2012-1-13 13:20:56

貌似用standard的mux21X1这种结构可以比用latch结构少2个transistor，但是其驱动和稳定性不得而知了。。。
tsmc应该考虑了这些trade-off的
你可以测试比较下的吧

[讨论] 关于DFF内部结构

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1