在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9500|回复: 6

[讨论] 关于DFF内部结构

[复制链接]
发表于 2011-9-14 15:57:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我一直以为库中DFF的结构都是双latch的结构,今看到tsmc库中寄存器的内部结构,第一级(在时钟上升沿采样D端数据,在高电平期间保持)不是latch,而是由mux组成的loop(时钟作为mux选择端,其中一个输入为D,另一个输入为mux的输出)。而后一级才是latch结构。
想问下,这两种结构有什么优缺点
发表于 2011-9-14 20:48:44 | 显示全部楼层
你是看schematic么,   双latch 组成的flop是 理论书上的结构,

具体的应用上 是有可能改变些的,
发表于 2011-9-15 22:24:49 | 显示全部楼层
是不是带扫描链的?
发表于 2011-9-16 16:33:49 | 显示全部楼层
有道理,可能是 Scan-D flop吧,

带mux 端的,
 楼主| 发表于 2011-9-19 14:52:29 | 显示全部楼层
不是带scan的寄存器
发表于 2012-1-12 16:03:41 | 显示全部楼层
用三态门结构的setup和hold时间更优越。
发表于 2012-1-13 13:20:56 | 显示全部楼层
貌似用standard的mux21X1这种结构可以比用latch结构少2个transistor,但是其驱动和稳定性不得而知了。。。
tsmc应该考虑了这些trade-off的
你可以测试比较下的吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 14:02 , Processed in 0.019401 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表