在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2783|回复: 5

[求助] 几个VCO的问题

[复制链接]
发表于 2016-3-10 13:42:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
pic.png

如图 在CAP BANK里
1. 为什麽一般SWitch只用NMOS而不用cmos(transmission gate)?
2. 当BANK要TURN OFF时如何避免switch breakdown?
3. 图里这种differential连法 跟各自single ended to gnd有什麽区别/优缺点?
发表于 2016-3-10 19:23:27 | 显示全部楼层
回答一下第一个问题,纯属个人理解。
1.有两点,其一为虚地。其二,CMOS额外引入PMOS,寄生和噪声会提高。
希望有大牛出来指正。
发表于 2016-3-10 22:02:47 | 显示全部楼层
持续关注
发表于 2016-3-11 17:55:30 | 显示全部楼层
3点入手:
减小非线性的PN结电容,减小ON电阻,增大OFF电阻
 楼主| 发表于 2016-3-12 01:52:47 | 显示全部楼层



可以說清楚一點嗎我的理解是你說的這三個都是單端(cap-nmos-gnd)的優點
另外單端的缺點是??
為什麼不加入PMOS把NMOS大小減半??
breakdown要如何解決??
发表于 2016-3-14 10:27:41 | 显示全部楼层
你可以思考,或者简单计算甚至可以仿真一下
1. 开关ON/OFF时Gate和D/S的电压值你会应该怎么设,在用Nmos only和tgate时你分别会放到什么位置?
2. 如果你想达到同样的ON resistance,哪个寄生电容大?
3. 在off时,如果VCO有几百mV的摆幅,switch的工作状态会是怎么样?




可以說清楚一點嗎我的理解是你說的這三個都是單端(cap-nmos-gnd)的優點
另外單端的缺點是??
為什麼不加入PMOS把NMOS大小減半??
breakdown要如何解決??
gggould 发表于 2016-3-12 01:52

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 15:20 , Processed in 0.025494 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表