在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 9345|回复: 6

[求助] io版图 器件的布局问题?

[复制链接]
发表于 2011-9-11 15:55:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
画io版图时除ESD器件外,其他器件的布局有没有什么特殊要求?比如说器件的间距,求解答,万分感谢。
发表于 2011-9-11 16:57:31 | 显示全部楼层
DDDDDDDDDDDDDDD
回复 支持 反对

使用道具 举报

发表于 2011-9-12 02:11:35 | 显示全部楼层
It depends on what type of IO you're talking.
Wire-bond (inline, stagger...) or flip-chip...? Is it a Bondpad Over Active Circuit (BOAC)?
In general, you want the signal/current from passivation openning go thru ESD first then connect to secondary ESD to input buffer or output driver.
You need to know what type of IO before you start your layout planning.
A lot of IO materials on line you can also search JDEC for more.
回复 支持 反对

使用道具 举报

发表于 2011-9-12 21:25:12 | 显示全部楼层
考虑IO的功率和PAD的要求
回复 支持 反对

使用道具 举报

 楼主| 发表于 2011-9-13 19:23:30 | 显示全部楼层
回复 3# charming_94566


   受教了,不过我也没有弄清楚我的io是什么类型的。看来要再查阅一些东西,万分感谢!!
回复 支持 反对

使用道具 举报

发表于 2021-6-29 15:38:24 | 显示全部楼层
请问有没有画IO 版图的教程呢
回复 支持 反对

使用道具 举报

发表于 2024-7-4 18:19:33 | 显示全部楼层
码住
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X 关闭广告

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-22 03:38 , Processed in 0.020546 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表