PLL中charge pump 设计

hltll · 发表于 2011-9-2 11:30:13

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我现在在做锁相环的设计，在设计CP时，有一个问题比较困惑，我用的是经典的上面up电流源，中间开关对，下面down电流源的结构，电源电压在1.8V，输出电压要在0.4V~1.4V，
一般设计CP 时，都要求在输出电压范围内，电流失配都要小于1%。要满足这个要求，up和down电流源就需要一直都保持在饱和区，因此中间的开关管尺寸就需要比较大（消耗的电压降比较小）。但如果开关管比较大，进行瞬态仿真时Iup和Idn的电流毛刺比较大，这个时候瞬态的电流失配肯定满足不了小于1%的要求。只能减小开关管尺寸，但如果减小开关管尺寸的话，它消耗的Vds就会比较大，那么在输出电压比较大和比较小的时候，dc的电流失配就不能满足要求。有没有人知道这个问题怎么解决，是忽略电流毛刺的影响，还是考虑这个电流毛刺，让瞬态的电流失配满足要求，而忽略dc电流失配，谢谢

toy4520 · 发表于 2011-9-2 14:10:37

这个折中无法避免，还是通过DC加TRAN来衡量吧
另外可以通过控制偏置电压使Vgs-Vth尽量小，让Vds的动态范围更大一些

跳动的琴弦 · 发表于 2011-9-2 14:22:25

好像跟负载也有关系。另外我认为应该减小开关的寄生电容，使CP更像一个理想电流源。如果负载使用OTA形的滤波器会大大改善这个问题，我猜，因为跨接电阻和电容很好的构成了Miller负载使得电流源的负载影响就不那么重要了。没做过，猜得哈。

helianalog · 发表于 2011-9-2 14:29:44

你试试看开关管在上面和下面，电流源放中间。

我现在在做锁相环的设计，在设计CP时，有一个问题比较困惑，我用的是经典的上面up电流源，中间开关对，下面 ...
hltll 发表于 2011-9-2 11:30

登录/注册后可看大图

binhailiuhe · 发表于 2011-9-2 14:31:03

换结构

tianbian360 · 发表于 2011-9-2 19:06:50

4#说的是对的，开关做在上下，镜像时电流需要加常开的开关，上下各一个。。开关也要求match。。。

yshmilyou · 发表于 2011-9-3 10:59:55

开关在上下，电流镜在中间，电流毛刺会小一些

wulong527 · 发表于 2011-9-3 13:20:21

回复 4# helianalog

这样做是通过将开关管做在源级，以减小电荷共享引入的噪声对吧?

hltll · 发表于 2011-9-3 15:28:35

理论上，源开关的结构是最好的，但实际上好像不一定吧，因为从我的经验来看，很多芯片中的CP 都是漏开关的结构，很少有用源开关的，只见过一个，但在这个芯片中对PLL的噪声要求不高。
所以，我不打算换结构，只针对这种经典的漏开关的CP 。希望大家可以踊跃发言。如果这个电流毛刺和DC的电流失配问题无法根本避免，那设计时应该更倾向于何种指标呢，是电流毛刺，还是DC 的电流失配，他们对整个锁相环的噪声和spur的影响，哪个更大一些呢
希望大家一起努力把这个问题解决了

hltll · 发表于 2011-9-5 09:49:15

大家仿CP瞬态的时候，是怎么仿的啊？是直接在输出接一个电容到地来看CP的输出电流和电压的变化，还是接个实际的滤波器啊，两种情况结果很不同啊

[原创] PLL中charge pump 设计

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2