PLL中charge pump 设计

fallangel

CP电流支路Dummy结构，中见OP跟随两个节点，镜像电流也用OP结构，基本能解决你的问题，
如果再想效果好点，UP DN 用非对称Buffer处理一下，会大大降低毛刺。

hltll

这个结构我试过，本质上还是漏开关的结构，但是电流比较大得时候，开关管还是比较大，毛刺还是会比较大，另外不对称buffer作用不明显。
  之前我仿瞬态的时候，后面直接接一个电容到地，现在我接得是一个实际的滤波器，发现毛刺的问题好了很多，请问各位做CP的时候，仿瞬态是接一个电容到地，还是接实际的滤波器结构，谢谢了

hltll

做过CP 的都说说啊

depend135

这个基本上没有很好的解决方法，只有设计时tradeoff一下，我做过一个漏开关的CP,加dummy 支路用current steering加快电流的通与关，并用buffer跟随两个节点防charge sharing. 这时在两个电流源的漏那里加个电容，可以稍为改善电流的脉冲毛刺，但这会加大buffer的噪声贡献，所以最后还是tradeoff的结果。

我觉得以哪个性能为先，要看你的PLL是怎么样的，如果电流毛刺很严重，有可能影响电流的对称性，最终影 响CP的性线度，如果是fractinalN PLL，可能就不太能忍了。如果是Integer N PLL，也要保证它不会恶化ref spur太多，所以我觉得电压范围够用就好，然后电流毛刺尽量小。

你仿CP时是怎么固定它的输出电压的？加直流源吗，我就是加直流源的。

hltll

仿CP静态电流时，我一般都是在输出加个电压源
  “如果电流毛刺很严重，有可能影响电流的对称性，最终影 响CP的性线度，如果是fractinalN PLL，可能就不太能忍了。”为什么小数的就不太能忍了呢？你的意思是不是说，小数的sigma-delta噪声会因为cp的线性度差而折回到带内，影响噪声。

jalong

感謝分享啦~~~

depend135

回复 15# hltll

是指噪声折叠这个意思。

那你仿动态时就不加直流电压的？因为环路闭合工作时，Vctrl是由PLL反馈决定的，而不由CP单独决定，所以我也加了一个直流源来仿动态的情况。

hltll

加直流源，输出都被定死了，怎么仿动态呀

depend135

回复 18# hltll


    只是定输出电压，要看的是电流瞬态值啊，电流脉冲还是照样往直流源里面泵啊

pauleven

回复 10# hltll


    不可能直接一个电容到地，因为电容有个初态问题，你并不知道电容上一开始有多少电荷，电压是多少。