请教：PLL的总体相位噪声曲线拟合（已用cadence仿真出每个模块的相位噪声曲线）

yunsgao · 发表于 2016-7-7 14:03:44

回复 16# 何平
感谢分享谢谢您

18482100828 · 发表于 2016-12-15 16:43:23

回复 16# 何平

谢谢谢谢。。

易释天 · 发表于 2017-9-20 10:47:39

我也最近在研究呢

yzx90333 · 发表于 2018-9-5 08:33:21

回复 16# 何平

厉害厉害!

象象 · 发表于 2018-11-30 15:42:26

谢谢分享

superpeng2012 · 发表于 2020-1-19 18:22:01

何平发表于 2014-12-4 15:31
回复 15# 旭日荷田

厉害厉害

qq1473927800 · 发表于 2020-5-6 10:11:00

您好，我目前也在做ADPLL的仿真也卡在了加噪的那一步，请问可以私聊讨论一下关于各部分是怎么加的那。我用的工具是simulink，我也加了VCO的相噪但是测出来只有第一平频偏值达标

wandola · 发表于 2021-7-30 09:30:02

没啥子意思

下山途中 · 发表于 2021-8-21 22:29:56

kankan

maxwell2045 · 发表于 2022-7-21 08:10:32

非常感谢

账号		自动登录	找回密码
密码			注册

[求助] 请教：PLL的总体相位噪声曲线拟合（已用cadence仿真出每个模块的相位噪声曲线）