在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 18179|回复: 30

[求助] 请教:PLL的总体相位噪声曲线拟合(已用cadence仿真出每个模块的相位噪声曲线)

[复制链接]
发表于 2011-9-1 12:27:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教:PLL的总体相位噪声曲线拟合(已用cadence仿真出每个模块的相位噪声曲线)为了得到附件中的PN曲线
在matlab中处理的话是不是把每个模块的相位噪声曲线乘以相应传递函数的模的平方,再把得到的每个模块对应的输出曲线相加?

还有就是中间值处理用10log 还是20log 进行db的处理? 谢谢哈
 楼主| 发表于 2011-9-1 12:28:59 | 显示全部楼层

                               
登录/注册后可看大图
1_1.bmp
 楼主| 发表于 2011-9-2 11:24:20 | 显示全部楼层
顶下顶下
发表于 2011-9-2 19:34:09 | 显示全部楼层
感觉上是
不过楼主是如何仿真各部分的相噪的啊?
介绍一下经验可以吗,或者有资料共享一下啊
发表于 2011-9-5 11:41:52 | 显示全部楼层
拜求各个模块仿噪的经验,一个人摸索真慢。
 楼主| 发表于 2011-9-5 21:34:22 | 显示全部楼层
http://www.designers-guide.org/Forum/这个上边有各个模块的pnoise仿真方法
发表于 2011-9-7 11:32:49 | 显示全部楼层
回复 1# 海之子306916


    designer's guide 上面有一篇kundert的讲怎么用verilogA建模仿真PLL的PN的。
 楼主| 发表于 2011-10-18 10:20:14 | 显示全部楼层
应该是10log 已解决 谢谢
发表于 2013-6-3 22:50:35 | 显示全部楼层


回复  海之子306916


    designer's guide 上面有一篇kundert的讲怎么用verilogA建模仿真PLL的PN的。
ericking0 发表于 2011-9-7 11:32



这篇文章能共享下不?谢谢了。。
发表于 2013-6-5 20:39:22 | 显示全部楼层
回复 11# kechaoli

我手边也没有现成的
还好google到了
http://www.designers-guide.org/analysis/PLLjitter.pdf
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 16:37 , Processed in 0.033987 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表