在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lxboo

[求助] mos管做esd时,为什么漏端到poly的距离大于源端?

[复制链接]
发表于 2011-8-26 11:42:50 | 显示全部楼层
增大漏区的间距,相当于增加漏区寄生电阻,实现镇流作用。保证多个finger同时导通,不会出现局部电流密度过大产生Si体晶化形成局部热斑而造成ESD器件失效。对于GGMOS做ESD器件,最难保证的就是承受ESD应力时能够同时导通,通常对于4KV JEDEC标准的ESD要求,会给每个finger增加一段nwell 电阻实现镇流。为什么选用nwell电阻呢?用poly不好吗?nwell电阻有一个很好的特性:因为具备速度饱和效应,nwell电阻在接受ESD应力时候,阻值会变小,从而自己保护好自己,poly电阻是不具备的。同样的道理,我们可以解释,类似高压管的漏区要做在Deep nwell当中,提高耐压,提高承受高压应力的性能。
发表于 2011-8-26 12:56:04 | 显示全部楼层

ESD器件在ESD状态下要泻放很大的电流(1.33A for 2KV),那么这个ESD device需要承受很大的power(=Vh*Iesd),所以拉大间距是让它有足够的size去耗散很大的power,让ESD在泻放掉之前产生的热量不至于把铝线熔化掉(铝的熔点是580~740C, 硅的熔点是1400C).


拉大间距是为了增大drain端的电阻,尽管我们希望ESD路径上的电阻越小越好,那么ESD器件本身的耗散的功率将会很小,但是ESD器件由很多个finger组成,所以每个finger不可能同时被trigger起来(NMOS的均匀性最差),所以这个电阻是为了改善ESD device导通的均匀性而加入,在书里这个电阻应该叫做ballest resistor

拙见而已,欢迎指正
 楼主| 发表于 2011-8-26 16:50:13 | 显示全部楼层
回复 12# jian1712


    谢谢jian1712,我也再次问了下我们的一个工程师,它说拉大漏区可以增大漏区电阻,这样寄生的BJT可有更高的电位,使BJT导通,这样也能更快的泄放掉漏端的大电流。。漏区的增大,有很多有利因素,只是在那一瞬间看什么原因起主导地位。。
发表于 2011-8-26 21:14:31 | 显示全部楼层
受教了,很有用~~~
发表于 2011-8-26 23:09:42 | 显示全部楼层
mos管和三极管做ESD保护管 时是不是等效二极管呢?他们比单纯的二极管有什么优点啊?那位大侠说下,先谢了
发表于 2011-8-26 23:11:25 | 显示全部楼层
众人拾柴火焰高啊!
自镇流、增加散热、增加寄生管导通都很有道理!可能都有涉及!
发表于 2011-8-26 23:12:25 | 显示全部楼层
本帖最后由 ghifi37 于 2011-8-26 23:17 编辑

Sorry,发重了!改之!

刚才一算,按2KV的人体模型,能量竟然到了10^-4J,太恐怖了!不知道热量仿真怎么做了!直接相关的质量不超过10^-10g
发表于 2011-8-27 11:52:17 | 显示全部楼层
增大漂移区电阻,起到镇流。一般都是漏端接外部pin, 所以在漏端加大距离。
 楼主| 发表于 2011-8-29 09:16:07 | 显示全部楼层
回复 17# ghifi37

请教下,这是怎么算的?
发表于 2011-8-29 21:47:28 | 显示全部楼层
回复 19# lxboo


    按人体模型的电容量和电压,我算的时候把电容里的一半能量加到了ESD中,现在再想一下,算多了,ESD钳位压降应该只有几伏,能量只能算0.2%加到了芯片中
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-27 20:44 , Processed in 0.019764 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表