VHDL的建立时间如何在程序中体现

hou0372

大家好，这个建立时间和保持时间如何在程序中体现呢，希望各位指点下

gaurson

一般没法在程序中体现，这个是综合流程实现以后，工具调用库里面的单元和你的描述代码进行匹配之后才能确定的东西。如果用于仿真的话，可以用延时操作来实现一定的模拟，但仅仅只用于仿真。