请问：MIM电容下为什么不允许放MOS管？

peterlin2010 · 发表于 2014-4-30 14:06:53

google 三明治電容

但是得改 drc rule 拿掉一些東西 ,  你畫越大代工廠才賺得多阿..所以都客意不準你使用
  但是可以用的但要改

另外  一堆UHV DEVICE 都超大顆.. 不過得懂的才能偷 rule

lynker · 发表于 2014-4-30 17:46:48

我们使用SMIC 0.13rf工艺做的滤波器显示，IFF中的MIM电容叠在IFF的OP之上，流片结果是带外抑制比仿真值恶化了10dB。我们滤波器是4M中频，2M带宽。先前在TSMC做的片子MIM下无器件就没有这样的问题。有没有人继续分享相关经验？

bellona · 发表于 2014-4-30 20:56:04

MIM电容如果是在较低金属层上时，会影响mosfet等有源器件的匹配。可能因素有局部的应力作用，也有可能是MIM金属极板对氢气氛下退火的影响(liner金属有可能对氢原子有大的吸附能力，从而影响退火的效果，上述退火可以减小多晶硅栅表面悬挂键对mos管阈值的影响。不确定高阶工艺里还有没有这个工序)

thyo · 发表于 2014-4-30 21:46:26

回复 12# lynker

叠放之后的效应能后仿出来吗？

fuyibin · 发表于 2014-5-1 09:08:41

回复 13# bellona

metal 是后道工序，退火怎么会是在做metal之后呢？又不是PIP电容。
一般MIM电容都在top metal-1这一层做，stress effect也许会有，但是和metal走线没有太大区别，一般单个MIM size不会太大，也就10u20u

hongmy · 发表于 2014-5-2 21:02:33

老帖被挖出来了。时间过得可真快
时隔3年，我回来回复一下：
关于这个问题，我以前在论坛上问过，后来直接也问过foundry的PIE，得到了回复:MIM电容是可以放东西的，包括MOS管、电阻等等，从工艺的角度来讲，都可以放。不让放，主要是从电路的角度考虑的，匹配、寄生、干扰等等，所以要用的同学，根据具体的情况掂量一下即可。

xiarilianqu001 · 发表于 2014-5-3 21:38:42

我们在下面放了，DRC忽略，LVS过了，代工说可以放，只是可能精度会有影响！

bellona · 发表于 2014-5-5 22:12:43

回复 15# fuyibin

我百度了一下，目前有些CMOS工艺在做完所有后道工艺以后确实有N2/H2的alloy。
http://wenku.baidu.com/link?url= ... dQj2niqsV7l3W-7PgHK
这个步骤的原理可以参照Alan hastings的模拟电路版图艺术第二版12.3.3节以及“Effects of Metal Coverage on MOSFET Matching”这篇文章，虽然这些内容有点老，呵呵。

我不是做工艺的，不确定是不是大部分CMOS工艺后道做完以后都有这个N2/H2的alloy工艺，欢迎大家特别是FAB的朋友们讨论。

mshwang · 发表于 2014-5-6 13:10:59

学习了。

littlej · 发表于 2014-5-6 13:20:32

回复 fuyibin

我百度了一下，目前有些CMOS工艺在做完所有后道工艺以后确实有N2/H2的alloy。

这个步 ...
bellona 发表于 2014-5-5 22:12

登录/注册后可看大图

一般工艺最后都有Alloy，其目的是为了饱和gate oxide的悬挂键。如果oxide 本身的质量比较好，Alloy的作用就不大了；但如果oxide质量不好，alloy影响就很大。之前我遇到过一个case, MIM下面的MOS Vth和model差了很多，而且viariation也很大。

[原创] 请问：MIM电容下为什么不允许放MOS管？

站长推荐 /1