后端面试--每日一题（062）

chlor · 发表于 2011-8-17 10:07:41

想看看这个CTS到底是做了还是没做啊，
1.0的差值是clock skew么

abao123 · 发表于 2011-12-19 17:26:11

回复 21# amd2010
请问下版主从图上哪里可以看出有1.0的差距？？？

abao123 · 发表于 2011-12-19 17:27:23

回复 22# 陈涛
请问下版主从图上哪里可以看出有1.0的差距？

牧月 · 发表于 2012-1-15 19:00:45

这道题收获太大了，谢谢楼主啊！
通过上面大家的分析，第三个原因是不是set_clock_latency -early 4 clk和set_clock_latency -late 5引起的啊！我这里没加-source因为报告中显示的是network delay。但是这个分析显然是CTS后的，所以是不是将这两句脚本删除就可以达到消除launch和capture間1单位skew的目的。
求牛人确认是否对

sages · 发表于 2012-6-30 20:30:47

这个skew怎么来的，还真不知道，如果是PT自己分析的话，那么正常的post timing verification应该是读入generated clock，这个时候记忆中按理说是显示的insertion delay。
可能确实如前面几楼的说的，在做PT分析时序的时候，
首先读入了generated clock，然后又set_clock_latency -early 4/-late 5，不知道由于这样，将前面一句读入generated clock的结果覆盖掉了。这个还有待验证，用PT试下就知道了。
还望斑竹解答一下

Tonyhai · 发表于 2012-6-30 20:54:03

1ns的差距应该是 clock tree 没有做平吧？？

ikey · 发表于 2013-4-9 11:27:11

U16 x-talk这么明显，为什么没人说呢？

cheernixue · 发表于 2013-4-9 17:01:50

set_clock_latency 5 -source -late [get_clocks CLK]
set_clock_latency 4 -source -early [get_clocks CLK]

因为是setup，所以launch时钟尽量往后推，clock nerwork delay是5，capture时钟尽量往前靠，所以clock network delay是4，这是为了让setup更加严格，这就是那1ns的由来，我认为。

cheernixue · 发表于 2013-4-9 17:08:40

当然如果时钟树没有做平衡，出现1ns的skew也是正常的

kunfun2002 · 发表于 2013-4-10 17:40:07

我認為先把所有的CELL都size up到最大,看結果能優化到多少?並且看大的NET delay path是否有真正的繞遠路?有繞遠路的話很可能是routing congestion所造成的,解法可以調整floorplan或是power stripe讓出routing resource的空間,以便解決detour所造成的net delay過大的問題

[原创] 后端面试--每日一题（062）

站长推荐 /2