关于mix-signal simulation

teapig

哪位大虾熟悉mix-signal 仿真啊，介绍一下基本流程，到底需不需要啊

ksg12

这个非常需要,现在主流的工具为AMS Designer,这个需要PDK的支持,元件须有ASM info. 较早的仿真系统为SpectreVerilog.这个比较简单,安装好verilog-xl后,就可以在ade中直接使用了.为了继续支持没有AMS info电路,cadence还开发了一种基于OSS netlister的ams仿真,可以实现从spectreverilog到ams designer的直接移植.

teapig

谢谢啦！那有没有什么工具好介绍

bukubuku

vcs + hsim
or
vcs + nanosim

rex3414

感謝分享  感恩囉....................

peterlin2010

一般是 rtl 是 logic designer 去寫
analog 是另個 rd  如logic 要跑  就把 analog 寫個 behavior
如 veriloga
而 analog 使用 hspice 時 就請 logic rd 把 verilog sim waveform dump出 pattern 後 就給 nanosim 跑  

nanosim 如下

\epic   sim pattern
\out    nanosim 一般輸出 fsdb file
\spice     top_spice  會 call subcircuit verilog gate netlist + analog spice
\verilog  放 logic 過 rtl 一般是 synthesis 後 gate netlist  但上層 pin order 要對過

ROOT 目錄下 有 cfg file
cfg file
use_sim_case l
set_sim_mode pwl
set_sim_eou sim=3 model=3
set_print_format for=fsdb
print_node_v level=3 *
set_powernet_default mode=0
print_node_i ib1
print_node_i xxx.xi1.net1

還有  setup.spi

*Power Supply and Ground for Digital Gate
.global VDD VSS
VDDDG VDD 0 2.5
VSSDG VSS 0 0


*Signal
Vl1 l1open 0 0

RUN nanosim 是
nanosim -nspi setup.spi ./spice/* \
        -nvec ./epic/* \
        -nvlog ./verilog/* \
        -c cfg \
        -t 0.5ms \
        -m xxx_digital_top \
        -o ./OUT/output \
        -A


我們沒使用 AMS Designer
另外以前還有一方法使用 aditspice

還有套 dolphin smash 是 windows 下 可跑 rtl + spice
也可使用看看 .