Verilog实现双跳变沿触发的设计

winner245 · 发表于 2005-10-4 19:43:04

您需要登录才可以下载或查看，没有账号？注册

×

我欲设计一FIFO,满足在同一个时钟的上升沿和下降沿均能写FIFO ,请问用Verilog该如何实现?

brotherjam · 发表于 2005-10-5 11:39:29

这个没有接触过，如果写出来是可以综合的吗？ DDR貌似就是这样的，但是要用特殊的双延触发寄存器吧～
我感觉这种地方例化双延触发器移植性应该更好吧～

winner245 · 发表于 2005-10-14 08:43:59

高手能不能随便给我一个在时钟上下降沿同时触发的例子啊

一声叹息 · 发表于 2005-10-16 18:52:08

两个DFF，一个用上升沿触发，一个用下降沿触发，输出用mux。
对你想实现的FIFO，采用类似的实现方式。

账号		自动登录	找回密码
密码			注册

站长推荐 /1