在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 20634|回复: 27

[求助] 关于max_capacitance和min_capacitance的问题?

[复制链接]
发表于 2011-7-14 20:04:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好,请教如下几个问题,希望帮忙解决,谢谢各位了!
1)、为什么“set_max_capacitance”约束在输入端口,而不是输出端口呢?(我以前一直认为是约束在输出端口,看了ICC的command_reference,上面说约束在输入端口)
2)、为什么要设置min_capacitance的约束呢?如果负载电容值小于此值会出现什么问题呢?
谢谢!
发表于 2011-7-15 08:41:22 | 显示全部楼层
我也认为在INput 设置max——inputCap,是Cell Pin的cap值
            在OutPut 设置的是能驱动的Max_cap 能力,才是约束。

回去再好好学习了。
发表于 2011-8-7 22:07:39 | 显示全部楼层
同问,有人回答吗?
发表于 2011-8-8 13:02:18 | 显示全部楼层
set_max_capacitance 主要是对内部output pin和output port来说的吧,

综合的时候是一种约束,对input port我想没啥用,

-min 对应于 hold分析, -max是setup分析,
发表于 2011-8-8 14:07:21 | 显示全部楼层
通常的用法是max cap/trans/fanout一起用,防止工具给出一个奇怪的结果
发表于 2011-8-8 22:39:07 | 显示全部楼层


set_max_capacitance 主要是对内部output pin和output port来说的吧,

综合的时候是一种约束,对input port我想没啥用,

-min 对应于 hold分析, -max是setup分析,


max_capacitance不是设置在input_port上的吗?output Port好像是set_load和set_fanout_load吧!



通常的用法是max cap/trans/fanout一起用,防止工具给出一个奇怪的结果


陈版主这里说的是防止计算延时或者功耗时使用一个lut中找不到的点吧?那么这个具体的意义是什么呢,为什么是设置在input port,还有它的设置一般是依据什么呢?是依据.lib库中还是依据什么?
发表于 2011-8-9 17:26:19 | 显示全部楼层
set_max_capacitance 主要作用于 内部 output pin , net load

设在input port上也可以,    我是说后端的sdc,
发表于 2011-8-9 22:05:18 | 显示全部楼层


set_max_capacitance 主要作用于 内部 output pin , net load

设在input port上也可以, 我是说后端的sdc



这里的max_capacitance是设置在整个design中吗?

内部output pin以及net load它们的值应该根据lib库中每个cell上的pin就有了吧。不是很清楚内部怎么设?
发表于 2011-8-10 12:28:03 | 显示全部楼层
对,
比如set_max_capacitance 0.3 [current_design]

一般PR工具看约束看几个: .lib 里的, sdc定义的, 看哪个更紧用哪个

比如 .lib 里面对某个output pin的 max_cap 是0.2  , 那么 PR工具以这个为准,
signoff PT也是这么看的,哪个更紧用哪个

set_max_capacitance 0.3 [current_design]
这种是大致的约束, 就是约束下net的slew , load 等,   

具体.lib 还有另外一级约束,
发表于 2011-8-10 23:14:59 | 显示全部楼层


对,
比如set_max_capacitance 0.3 [current_design]

一般PR工具看约束看几个: .lib 里的, sdc定义的, 看哪个更紧用哪个

比如 .lib 里面对某个output pin的 max_cap 是0.2 , 那么 PR工具以这个为准,
signoff PT也是这么看的,哪个更紧用哪个

set_max_capacitance 0.3 [current_design]
这种是大致的约束, 就是约束下net的slew , load 等,

具体.lib 还有另外一级约束,


这里的另外一级约束指??
还有如果我在sdc中设置了set_max_capacitance 0.3 [current_design]
同时又需要设置端口上的set_max_capacitance 1 [get_ports input_port_name]
那么这里是不是这个input_port_name上面的max_capacitance没有设置成功?因为这里的set_max_capacitance 0.3 [current_design] 比set_max_capacitance 1 [get_ports input_port_name]更紧。同事current_design应该也包括这个输入端口的吧。我是这么认为的,不知道是不是这样?如果有这种情况,比如输入端口上的max_capacitance需要比内部的net和pin上的capacitance大些的话,这种情况应该怎么设置呢?听起来好像是我上面的那种设置,但是经过分析,这里好像输入端口又使用了那个更紧的约束?这应该怎么理解呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-12 03:33 , Processed in 0.022339 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表