在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: X6J6P6

[求助] 关于max_capacitance和min_capacitance的问题?

[复制链接]
发表于 2021-6-24 11:09:11 | 显示全部楼层


jake 发表于 2021-6-24 10:27
正解,set_driving_cell, set_load是现在流行的约束方法。


set_max_capacitance [current_design],虽然是对整个design设置的,但是这个约束只是作用于cell output pin和block的ouput port吗?对Input port和input pin设置这个,应该没有什么意义,对吗?
发表于 2021-6-24 11:41:17 | 显示全部楼层


xingyun666666 发表于 2021-6-23 21:09
set_max_capacitance [current_design],虽然是对整个design设置的,但是这个约束只是作用于cell output  ...


是的,set_max_capacitance [current_design] 给整个design加了个约束,通常这个约束稍微宽松一些,具体到每个output节点,工具会查.lib里cell output pin的max_capacitance。 如果cell output pin max_capactiance小于全局的max_capacitance,工具则以cell output pin max_capacitance为实际约束。 加全局max_capacitance的好处是,如果.lib里有些cell max_capacitance很大,工具可能会用这样的cell驱动一大堆gate,造成该节点max_fanout, max_transition 过大。
通常 set_max_fanout [current_design] 更常见一些。有时PDK会给出一个max_fanout,max_capacitance, max_transition的guideline。


发表于 2021-6-24 13:53:11 | 显示全部楼层


jake 发表于 2021-6-24 11:41
是的,set_max_capacitance [current_design] 给整个design加了个约束,通常这个约束稍微宽松一些,具体 ...


jake哥,有2个疑问:
第一,set_max_transition 0.1 [current_design ] 这个命令会约束到io port吗?我没有查到到底是不是
第二,max_tran,max fanout,max cap,我的理解他们实际上都是一个东西,只要约束好其中一个就行,但是根据项目经验,好像只约束一个不行,要一起约束才行
发表于 2021-6-24 20:09:37 | 显示全部楼层


xingyun666666 发表于 2021-6-23 23:53
jake哥,有2个疑问:
第一,set_max_transition 0.1 [current_design ] 这个命令会约束到io port吗?我没 ...


set_max_transition 0.1 [current_design] 应该会约束到IO,因为set_max_transition适用于约束cell pins, ports or top cell。 max_transition, max_fanout, max_capacitance确实紧密相关,最后timing closure三个都要查的。约束文件里究竟该用哪个,可能还是取决于设计的要求。我自己做高速设计的时候首先在SDC里加set_max_transition,其他两个看需要,Innovus CTS的时候加上set_ccopt_property target_max_trans, target_max_capacitance。
最终怎么设还是取决于如何更快达到timing closure (including DRV closure),且PPA平衡得更好。

发表于 2023-7-12 16:00:16 | 显示全部楼层
学习了,但是还是不太透彻,关于set_max_capacitance,官方文档这么描述:
set_max_capacitance   Specifies the maximum allowed capacitance for specified input ports
or all input ports of a design. The synthesis or optimization tool
ensures that the loading of the input port is small enough to keep the
total capacitance no more the specified maximum value.
发表于 2023-7-12 16:01:04 | 显示全部楼层


胡了 发表于 2023-7-12 16:00
学习了,但是还是不太透彻,关于set_max_capacitance,官方文档这么描述:
set_max_capacitance   Specifie ...


该约束针对input ports

发表于 2024-12-18 14:29:13 | 显示全部楼层
學習了
发表于 2024-12-18 14:31:00 | 显示全部楼层
學習了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-12 03:50 , Processed in 0.018777 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表