非常的不错的异步FIFO和双端口RAM设计实例（Verilog）

zstj · 发表于 2015-3-30 21:37:44

多谢楼主分享好东西

快乐天空 · 发表于 2015-4-23 10:41:10

先看看，还是多谢

xiaocheng12345 · 发表于 2015-4-23 11:09:03

学习学习

wxchen2015 · 发表于 2015-4-23 14:06:11

看看，参考一下，谢谢了！

woftever · 发表于 2015-5-8 00:49:56

内容感谢分享！！

liangsiyu · 发表于 2015-6-4 17:13:55

谢谢分享，学习

越野 · 发表于 2015-6-10 07:56:24

感谢好书

hustmzw · 发表于 2015-6-15 19:21:30

谢谢分享

Guitar · 发表于 2015-6-16 11:22:24

我怎么觉的有问题，PresetFull = Status & EqualAddresses，EqualAddresses为1要求两个地址相同，而Status为1要求两个地址不相同

zhzh430 · 发表于 2015-6-16 15:33:45

下来看看

[资料] 非常的不错的异步FIFO和双端口RAM设计实例（Verilog）