在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 50974|回复: 262

[资料] 非常的不错的异步FIFO和双端口RAM设计实例(Verilog)

[复制链接]
发表于 2011-7-13 12:51:29 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 sky0126 于 2011-7-13 12:53 编辑

RT。
皆为Verilog源码,简单易懂,注释明确,与大家共同分享学习。

aFIFO.rar (1.78 KB, 下载次数: 1877 )

ram_dp_ar_aw.rar (819 Bytes, 下载次数: 1696 )
发表于 2011-7-13 13:20:29 | 显示全部楼层
very good~~
发表于 2011-7-13 13:26:47 | 显示全部楼层

希望能用!
发表于 2011-7-13 13:32:04 | 显示全部楼层
看看看看
发表于 2011-7-13 20:42:23 | 显示全部楼层
thanks!!!!
发表于 2011-7-13 21:52:18 | 显示全部楼层
学习学习···········
发表于 2011-7-13 22:08:41 | 显示全部楼层
kankan ...
发表于 2011-7-14 17:12:03 | 显示全部楼层
先看看
发表于 2011-7-18 14:33:15 | 显示全部楼层
谢谢楼主的分享~︿︿
发表于 2011-7-19 18:21:29 | 显示全部楼层
没涉及过,弄来看看。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 12:51 , Processed in 0.072861 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表