非常的不错的异步FIFO和双端口RAM设计实例（Verilog）

sonic1007 · 发表于 2013-3-26 09:07:35

八错~~

pigzhu007 · 发表于 2013-3-26 16:02:35

为什么都要这么多钱呢

leojl_liu · 发表于 2013-3-29 09:24:44

没涉及过，弄来看看

libruce · 发表于 2013-3-29 16:10:56

不錯，謝謝分享。

jinglong_zhou · 发表于 2013-4-10 19:06:51

参考一下，谢谢！

xidianstudent · 发表于 2013-4-17 14:49:07

多谢楼主，下来学习学习

huanyangyu · 发表于 2013-4-17 15:44:48

谢谢谢，看看

rchsc · 发表于 2013-4-17 19:38:46

这个是自己写的FIFO么？这样写出来和altera的IP有没有性能上的提升？

lideli5 · 发表于 2013-4-18 00:30:16

好设计

haoranzhi · 发表于 2013-4-18 01:03:46

kan kan

[资料] 非常的不错的异步FIFO和双端口RAM设计实例（Verilog）