在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 37745|回复: 116

[资料] PLL-VerilogA建模相关资料

[复制链接]
发表于 2011-7-8 22:46:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
一个压缩包,几个文件:
1:An Accurate PLL Behavioral Model for Fase Monte Carlo Analysis under Process Variation.pdf
2: Event Driven Analog Modeling for verification of PLL Frequency Synthesizers.pdf
3: fast and accurate behavioral simulation of fractional-n frequency synthesizers and other pll-dll circuits.pdf
4: Modeling&Simulation of Jitter in PLL due to Substrate Noise-2005.pdf
5: Verification of CML circuits in PLL with Verilog-AMS.pdf
PLL_VerilogA.rar (2.61 MB, 下载次数: 2160 )
发表于 2011-7-9 18:50:41 | 显示全部楼层
xie xie
发表于 2011-7-11 14:47:15 | 显示全部楼层
哪里来的?
发表于 2011-7-11 17:58:41 | 显示全部楼层
多谢分享,应该有用的。
发表于 2011-7-31 10:53:07 | 显示全部楼层
good  reference
发表于 2011-8-3 17:03:05 | 显示全部楼层
多谢分享,应该有用的good  reference
发表于 2011-8-3 17:06:15 | 显示全部楼层
xie xie
发表于 2011-8-11 01:37:03 | 显示全部楼层
XIE XIE
发表于 2011-8-29 21:51:49 | 显示全部楼层
这个资料看着不错
发表于 2011-8-30 09:23:43 | 显示全部楼层
谢谢分享。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 13:31 , Processed in 0.024403 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表