设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 大家在xilinx中如何实现串并转换的？

发新帖

查看: 6341|回复: 1

[讨论] 大家在xilinx中如何实现串并转换的？

发表于 2011-6-9 10:37:02 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我用的是I/OSERDES，需要做一个8bit->1bit的并串转换，但是感觉级联两个OSERDES太复杂，有米有简单一些的？
另外，我输出的是DDR的信号，如果采用其他方式的话，可能还得加个ODDR模块，求指点

DDR, IOSERDES, 串并转换

相关帖子

回复

发表于 2011-6-10 14:29:13 | 显示全部楼层

DDR這種高速信號, 還是用SERDES比較保險吧, 用其他的方案可能反而要花更多時間解決時序偏移的問題

EETOP创芯人才网简历投递入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-23 22:36 , Processed in 0.015934 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表