ICC中怎么实现special route?[已解决]

白兰地

回复 10# damonzhao


   嘿嘿，用partical果然就不会出现fail的问题。
fp_create_placement
preroute_standard_cells后
verify_pg_nets的时候，log里面没有报VDD GND错误，但是到verification  --》 error  browser里面rail出现了很多float  pin，
问题都是在std cell pin conn 、core ring和strap上面。

我strap 打竖直的方向，然后电源地分别用M5 M6 ,没有把奇偶层数分开，会不会影响到呢？

damonzhao

回复 11# 白兰地

floating的vdd vss会不会是没有derive_pg_connection的原因造成的。

metal的走向遵循tf的规定比较好，你如果竖向既有M5又有M6，power阶段暂时没影响，但是routing的时候影响就出来了

白兰地

回复 12# damonzhao

我有derive_pg_connection ，估计没有每次添加电源网络都进行连接。

还有就是我DC综合的时候将VDD GND给去掉了，然后综合出来的网表，我没有在顶层添加VDD GND因为加完后会报错，不过我有derive_pg_connection ，有报连接上多少条，这个命令应该可以自动产生VDD GND ?

再请问下，网表中如果出现连接到逻辑0,1的能行吗？

damonzhao

回复 13# 白兰地


   网表中不需要出现VDD GND
出现1‘b0/1'b1正常，后面加TIEHI/TIELO单元就是了

白兰地

回复 14# damonzhao


   恩恩，在您的提醒下，我去看了下tiehi和tielo单元的文档，貌似有时缺少这些单元还真的会引起DRC  LVS错误，那我们一般在什么时候会选择添加这些单元呢？在刚导入设计的时候？


The Tie High (TIEHHD) and Tie low (TIELHD) Cells are used to tie off any
inputs to power or ground. The output of TIEHHD/TIELHD cell can provide
better ESD protection for internal cellswhen a cell input is isolated through
diffusion. DRC error or LVS short error may occur without these cells.

damonzhao

回复 15# 白兰地


    http://bbs.eetop.cn/viewthread.php?tid=310078&extra=&highlight=&page=1

白兰地

回复 16# damonzhao

嘿嘿，谢谢版主大人！！！

chingyy000

thanks for information