layout中通孔的电阻一般是多少？

abe_00 · 发表于 2011-6-29 00:14:52

多个并联就小了

所以需要跳线的地方能打多少孔就打多少了

longgangtou · 发表于 2011-6-29 22:13:00

EDR文档中会有说明。

analog123 · 发表于 2011-7-3 13:03:54

spice mode file有对应的资料；

aaking · 发表于 2011-7-3 14:06:55

回复 1# Langrange

电气规则文档上有说明，工艺不同，会有所区别

一般是几个欧姆，如果是做模拟，要多打通孔，并联关系，从而减小连接电阻，

Langrange · 发表于 2011-7-4 16:44:40

是的，跳线的地方我都打了尽可能多的孔

no_irascal · 发表于 2011-7-15 10:06:02

我使用的工艺 VIA 4ohm CT 7ohm

keken · 发表于 2011-7-19 23:33:45

去spice document找，裡面會有

semico_ljj · 发表于 2011-7-31 17:43:00

ct 太大。。。

jiangtaojack · 发表于 2011-8-30 15:40:50

回复 3# Langrange

可以多画几个孔，这样电阻就并联了！

chenxiaoming · 发表于 2011-9-18 09:29:02

求正解

[求助] layout中通孔的电阻一般是多少？