在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4723|回复: 8

[原创] 怎样产生3ns的 useful skew

[复制链接]
发表于 2011-5-25 17:24:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在encounter假设主时钟连接了1000 regs,我想找出需要的100 regs与
已知道的1000regs在做时钟树产生3ns useful skew, 怎么控制这100 与
剩下的1000regs 产生?谢谢
发表于 2011-5-25 19:51:10 | 显示全部楼层
老贾,利用MacroModel这个命令就可以完成你要的。
发表于 2011-5-26 17:19:36 | 显示全部楼层
set float pin 3ns
 楼主| 发表于 2011-5-26 17:44:12 | 显示全部楼层
MacroModel 只是针对hardMacro来平衡model内部sink与要生成sink的skew,但是对于soft model中
的sink没有什么帮助.
发表于 2011-5-26 19:31:28 | 显示全部楼层
有用的,我做过,做UseFull Skew
 楼主| 发表于 2011-5-26 22:31:47 | 显示全部楼层
MacroModel pin XX/XX/XX/reg/CK maxRiseDelay 8ns maxCap 1pf
这样能做出这到这个寄存器8ns的delay时间吗?
发表于 2011-5-27 07:38:45 | 显示全部楼层
应该可以
 楼主| 发表于 2011-5-27 22:44:45 | 显示全部楼层
今天看了实验的结果,要使用MacroModel这个选项所约束reg pin比其他的reg pin的delay长,那么后面的maxRisedelay maxFalldelay minRisedelay minFallDelay 要设计为负数,cksynthesis clock tree 为了平衡skew工具会在约束的reg ck pin 的路径上插入clkbuf clkinv要比其他reg ck  clock tree的级数多,多出的级数的时间就是设计的负数值的大小。
发表于 2014-6-12 19:08:27 | 显示全部楼层
非常感谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-17 23:45 , Processed in 0.035125 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表