设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › 弱问：全是上升沿触发的clk，在CTS时还需要考虑下降沿 ...

返回列表发新帖

查看: 3346|回复: 3

[求助] 弱问：全是上升沿触发的clk，在CTS时还需要考虑下降沿的skew balance吗？

发表于 2011-5-24 20:36:57 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

RT

请大大指教。谢谢。

相关帖子

回复

使用道具举报

发表于 2011-5-25 08:08:55 | 显示全部楼层

如果内部和外部都只用上升沿的话，就不需要考虑下降沿的skew balance

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

楼主| 发表于 2011-5-26 08:53:23 | 显示全部楼层

有下降沿的 FF，CTS需要特别balance吗？
zhq415758192 发表于 2011-5-25 19:47

登录/注册后可看大图

大大，我看到一个讲义里写道， CTS之前先定义 “skew phase”， tools会对skew phase里的phase做balance，下面有个示例
skew phase = {CLK: R CLK:F}, 上升沿和下降沿都在里面，因此上来发帖问一下。

回复支持反对

使用道具举报

发表于 2011-5-26 11:36:37 | 显示全部楼层

不需要。有个占空比的约束

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-11 18:22 , Processed in 0.238050 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表