hspice仿真求助

lrdlq · 发表于 2011-5-24 18:24:32

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 lrdlq 于 2011-5-24 18:30 编辑

在仿真一个两级运放时，出现问题如下：

**error** inductor/voltage source loop found containing 0:v2 defined in subckt 0
其网表文件如下：

那位高手知道原因啊!

过路心客 · 发表于 2011-5-25 09:19:50

Hspice里支持斜杠 “\“ 吗，看着怪怪的。

lrdlq · 发表于 2011-5-27 00:11:40

楼上言中了，谢谢，这个是直接从cadence里面生成的网表，到hspice里确实需要改一下！

zhanglg · 发表于 2011-6-28 15:05:39

长见识了

xdcmos · 发表于 2011-6-28 20:34:25

TREIODIF

g9213706 · 发表于 2011-7-6 03:07:35

這是SPRECTER的語法不是SPICE

[求助] hspice仿真求助