带隙基准电源抑制比低怎么解决？

qinsi · 发表于 2011-8-5 15:13:39

回复 1# azhen1987

1、三极管的偏置电流采用共源共栅结构；2、保持W/L不变的情况下增加L（包括运放）；3、若还不能满足需要，改变运放结构。采用米勒补偿的一般二级运放的电源抑制比较低，由补偿电容通路引起的。可以换一种抑制比大的运放。

linjianbinff · 发表于 2011-8-12 10:19:59

chuanzhou1030 · 发表于 2011-8-12 15:54:51

电路的输出管处接入一个接入负反馈

semico_ljj · 发表于 2011-8-12 20:49:55

加个LDO,可以上100dB

semico_ljj · 发表于 2011-8-12 20:51:27

nice...

jerwei · 发表于 2011-8-13 02:22:57

increase the bandgap's gain

zdf0216 · 发表于 2011-9-5 01:05:47

xcsacaasdasd

yw88104 · 发表于 2011-9-10 23:35:49

运放加一级源级跟随，所有电流源的偏置电压由源级跟随器的输出电压提供，这样可以改善一点电源抑制比，另外增大运放的增益应该可以增大电源抑制比的吧，而且电源抑制够用就可以了，本人拙见~

snake6269 · 发表于 2011-9-11 17:06:48

DDDDDDDDDDDDD

ztwhzy · 发表于 2011-9-17 21:26:46

回复 7# iboywade

不明白为什么增大L能提高PSRR？

[求助] 带隙基准电源抑制比低怎么解决？