带隙基准电源抑制比低怎么解决？

azhen1987 · 发表于 2011-4-19 15:31:27

您需要登录才可以下载或查看，没有账号？注册

×

谢谢大家帮忙

hejinjie · 发表于 2011-4-19 15:38:04

调整current source尺寸？

azhen1987 · 发表于 2011-4-19 16:39:06

回复 2# hejinjie

往大调往小调呢？谢谢您啦

helianalog · 发表于 2011-4-19 16:54:53

什么结构的？
调整current source的L？

azhen1987 · 发表于 2011-4-19 16:58:23

回复 4# helianalog

用的最经典结构：运放加电阻加三极管的diode连接那种，运放为2级运放，要不要把current source 的宽长比减小呢？

helianalog · 发表于 2011-4-19 22:17:04

运放gain提高试试，
current source 用cascode的来试试

iboywade · 发表于 2011-8-3 20:44:24

把L调大，W/L不变

Evanpeng · 发表于 2011-8-4 02:33:22

PSSR+ Or PSSR-, How much headroom you have? your question is too general. Specify your schematics.

semico_ljj · 发表于 2011-8-4 21:22:07

nice。。。

visivisi · 发表于 2011-8-5 14:25:43

不嫌复杂的话可以用一个最简单的LDO来给基准供电，高频很轻松就能上60，不过就牺牲了面积和功耗，自己衡量了

账号		自动登录	找回密码
密码			注册

[求助] 带隙基准电源抑制比低怎么解决？