请问：自己设计PAD有多少风险？

liiru

以前正好做过5V的pad，也是反向别人的片子，基本是照抄下来，只是按照工艺文件的design rule修改尺寸要求，主要是为了通过DRC嘛，上面有人已经说了主要是考虑ESD问题，所以也稍微修改了一下ESD电路，其他基本没什么了，后来芯片测试结果是没问题的。所以个人感觉风险不大。仅供参考。另外说一下，PAD对受信号频率影响较大，如果信号频率改变较大，则PAD结构很可能需要重新来设计。

topeeit

除了ESD, latch up rule呢

semico_ljj

bucuo...

sh_0119

最好能找foundry厂确认一下将要用到的esd device的tlp curve或者foundry厂可以提供一些各种测试条件下的IT2，再综合自己的设计进行一下风险预估，主要就是看看内部在ESD device在esd事件下的分流情况及电压的再分布，留有一定余量（面积够大建议设计到10%以上）问题就不是很大，同时多关注一下内部有无interface问题，因为换了器件，过esd电流能力和原来相比将减小，那么电压将会升高，关注一下这些升高的电压会否对内部interface的地方造成比较大风险。性能允许的条件下请适当增加一些限流电阻在pad和内部之间，注意响应的rc常数不要大于内部器件的击穿电压即可。