请问：自己设计PAD有多少风险？

hebut_wolf · 发表于 2011-4-4 22:21:14

本帖最后由 hebut_wolf 于 2011-4-4 22:23 编辑

由于以前用的PAD是3.3v下的标准PAD，现在改用5v的工艺，发现PAD的DRC过不了。我想参考以前的结构，自己画PAD的版图。请问：这样做有风险否？
另外我在一个反向的版图上看到几种不错的PAD结构想试试看我想知道这种尝试有多少风险？
谢谢回答呵呵

hktkzsw · 发表于 2011-4-5 00:04:54

单纯Bonding PAD的话没关系，无非是Metal+钝化开口，但ESD最好用代工的成熟方案，因为有Silicon Proven，保证片子不会死在ESD上。

esbwong · 发表于 2011-4-5 00:09:05

有风险. 5V ESD diffusion spacing different from 3.3V

Better ask foundary if they have silicon proven pads for your use/reference

hebut_wolf · 发表于 2011-4-5 00:55:01

回复 3# esbwong
谢谢我会考虑的

crystalzhn · 发表于 2011-4-6 11:07:48

个人觉得可以参考foundry的design rule自己设计一个，应该问题不大~

Anuo · 发表于 2011-4-6 11:46:04

主要是ESD的考虑，其他问题不大

dcdcdc3 · 发表于 2011-4-6 21:43:35

按照常规结构设计ESD，考虑足够Margin，一般没问题

lindychen · 发表于 2011-4-7 09:15:03

参考之前的pad设计，按照foundry给的design rule画版图，应当问题不大。我们做的一直是自己设计的自己画的。但要考虑是否ESD能达到要求

chenxm0113 · 发表于 2011-4-7 09:42:35

看你自己牛不牛哦, 牛人的话无风险,毕竟pad也是人设计出来的.
即使是牛人，设计出来的pad还是会多次测试。

luochunhua · 发表于 2011-5-21 15:42:48

主要是ESD的考虑，其他问题不大

账号		自动登录	找回密码
密码			注册

[求助] 请问：自己设计PAD有多少风险？

相关帖子

浏览过的版块

站长推荐 /1