设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › I2C master/slave synthesizable in verilog

1 ... 13 14 15 161718 19 20 21 ... 25 / 25 页下一页

发新帖

楼主: ntyntynty

I2C master/slave synthesizable in verilog

发表于 2010-8-23 13:20:43 | 显示全部楼层

谢谢 lz

回复支持反对

发表于 2010-9-7 23:36:27 | 显示全部楼层

thanks

回复支持反对

发表于 2010-9-11 23:03:39 | 显示全部楼层

谢谢楼主的共享！

回复支持反对

发表于 2010-9-14 14:28:07 | 显示全部楼层

下来看看

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-9-14 22:01:20 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-9-16 14:03:19 | 显示全部楼层

不错的，下来看看

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-10-12 15:25:44 | 显示全部楼层

不错的文章

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-10-31 14:13:05 | 显示全部楼层

谢谢！！！！！！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-11-15 18:35:13 | 显示全部楼层

rdnwr信号在模块内没有使用？

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-11-15 22:48:04 | 显示全部楼层

谢谢！

回复支持反对

1 ... 13 14 15 161718 19 20 21 ... 25 / 25 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-22 06:28 , Processed in 0.026209 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表