在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6655|回复: 7

[讨论] 同样的设计,Altera和Xilinx综合出来资源差多少?

[复制链接]
发表于 2011-3-25 10:43:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
不算接口、RAM等器件专有的资源,只比较fabric中的等效逻辑门数,
同样一段代码,在A家和X家的同级别器件中用一种综合器(比如synplify)综合出来,
资源能差多少?
有没有人做过实验?
发表于 2011-3-25 13:18:29 | 显示全部楼层
两者的逻辑单元结构不同,应该会有差距,不过没做过实验。
发表于 2011-3-25 15:43:15 | 显示全部楼层
不知道!!!
发表于 2011-3-27 09:10:45 | 显示全部楼层
My experience is that you cannot find one answer for your qesution
because you will find that in some designs Xilinx is better, but in some designs Altera is better.
Why do you need to know the difference. Once you choose the FPGA, the PCB layout will be bounded to the one you select. And the pin assignment will be different. There is no chance for direct replacement between Xilinx and Altera.

So there is no correct answer for such kind of question.
If your design is generic (without using the IP designed for Xilinx or Altera)
You can P&R the design and share your finding.
发表于 2011-4-3 19:49:54 | 显示全部楼层
不太清楚...
发表于 2011-12-8 23:05:30 | 显示全部楼层
不是很清楚,来学习学习!
发表于 2011-12-8 23:06:48 | 显示全部楼层
不是很清楚,来学习学习!
发表于 2012-5-18 18:40:08 | 显示全部楼层
如果都不做速度优化的话,altera的EP2C8应该相当与xilinx的XC3S400A,但由于xilinx一个slices包含两个Logic Cells的原因,所以xilinx的资源利用率不高;有些逻辑电路用了xilinx的slices中的一个Logic Cells之后,另一个Logic Cells则不能用的。altera的一个le就包含一个Logic Cells,所以没有前面讲的xilinx的问题,但也不会利用到100%,因为很多逻辑设计,特别是水平不高的设计者,都喜欢使用D触发器,导致Logic Cells中的LUT根本没用或者使用的很少,以致很小的设计要用很多资源,或者资源利用率很小。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 17:59 , Processed in 0.022848 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表