在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1750|回复: 1

大家帮我看看

[复制链接]
发表于 2005-8-9 21:39:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
以下程序编译能通过,但是仿真的时候有问题!
initial 里面的附值语句好像不起作用。仿真出现的x。任意改成一个数就可以。怎么回事啊?
//冒泡排列
module mopo(data_1,data_2,data_3,clk,result_1,result_2,result_3);
input[7:0] data_1,data_2,data_3;
input clk;
output[7:0] result_1,result_2,result_3;
reg[7:0] result_1,result_2,result_3;
reg[1:0] cal;
initial
begin
{result_1,result_2,result_3}={data_1,data_2,data_3};
cal<=0;
end
always @(posedge clk)
begin
   
if(cal==2)
begin
exch(result_1,result_2);
cal=0;
end
else
begin
case(cal)
0:exch(result_1,result_2);
1:exch(result_2,result_3);
endcase
cal<=cal+1;
end
end
task exch;
inout[7:0] x,y;
reg[7:0] tmp;
if(x>y)
begin
tmp=x;
x=y;
y=tmp;
end
endtask
endmodule
 楼主| 发表于 2005-8-9 21:50:05 | 显示全部楼层

大家帮我看看

呵呵,可能我考虑的太复杂了,我改成读入也用一个clk,这样刚刚好4个状态。
1:读入abc 2:交换ab 3:交换bc 4:交换ab。
`timescale 1ns/1ns
`include "E:/Modeltech_6.0/mywork/mopo.v"
`define clock_cycle 50
module mopo_top;
reg[7:0] data1,data2,data3;
wire[7:0] result1,result2,result3;
reg clk;
always #`clock_cycle clk=~clk;
initial
begin
data1=54;
data2=36;
data3=21;
clk=0;
#800 $stop;
end

mopo mopo(.data_1(data1),.data_2(data2),.data_3(data3),.clk(clk),.result_1(result1),.result_2(result2),.result_3(result3));
endmodule
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 05:53 , Processed in 0.029150 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表